19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

创出

昭58—195254

© Int. Cl.³ G 06 F 9/36 9/46 識別記号

庁内整理番号 7218-5B 7218-5B ④公開 昭和58年(1983)11月14日

発明の数 1 審査請求 未請求

(全 6 頁)

匈仮想コンピユータシステムの入出力制御方式

②特

願 昭57—76692

22出

願 昭57(1982)5月10日

⑫発 明 者 鳥居良春

東京都港区芝五丁目33番1号日

本電気株式会社内 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 住田俊宗

明 細

1発明の名称

仮想コンピュータシステムの入出力制御方式 2.特許請求の範囲

主記憶装置と、中央処理装置と、データ制御装 置と、入出力機器とを備えて複数の仮想コンピュ ータシステムを実行可能な仮想コンピュータシス テムの入出力制御方式において、前記主記憶装置 内の固定領域に仮想マシン職別子。入出力機器署 号、仮想コンピュータ入出力終了側面プロセス議 別子等を組にして格納可能な中央処理装置/デー タ制御装置通信領域を設け、前記中央処理装置は、 実行中の仮想コンピュータシステムを識別するた めの仮想マシン識別子を格納するための仮想マシ ン識別レジスタと、前配主記憶アクセスのための メモリ・アドレス・レジスタと、前記主記憶との データ技受のためのデータ・レジスタと、メモリ アクセス動作を制御するメモリアクセス側御国路 と、命令を実行する命令実行回路とを備え、前配 データ制御安値は、メモリアクセス制御回路と、

ノモリアドレスレジスタと、データレジスタムに びデータ転送回路とを備えて、前記中央処理装置 の命令実行回路は仮想コンピュータシステムの実 行中は歯配仮想マシン識別レジスタに実行中の仮 想マシン識別子を設定し入出力命令を検出したと き上配仮御マシン識別レジスタの内容と仮想コン ビュータ入出力制御プロセス識別子と入出力機器 番号等を主配憶上の前配中央処理装置/データ制 御装置通信領域に書き込むと共に前記データ制御 装置に入出力命令が発行されたことを通知し、前 紀データ制御装置は前配通知を受けると主記憶上 の前記通信領域からデータを読み込むことによっ て仮想マシン職別子, 仮想コンピュータ入出力終 了制御プロセス職別子。入出力機器番号等を得て 入出力動作を実行し、実行終了後は前配仮想マシ ン識別子および仮想コンピュータ入出力終了制御 プロセス識別子によって仮想コンピュータシステ ムの入出力終了制御プロセスへ直接通知すること を特徴とする仮想コンピュータシステムの入出力 侧卸方式。

8発明の詳細な説明

本発明は、仮想計算機システムにおける入出力 制御方式に関し、特に仮想システムから出された 入出力命令の実行の終了通知の側御方式に関する。

仮想コンピュータシステムの入出力機器の状態 は、実際には実システムの入出力機器の状態に依 存し、仮想システムのアドレスは、実際には実シ ステムのアドレスに依存している。そして、従来、 仮想計算機システム上で出された入出力命令は、 仮想システムの制卸プログラムではなく、実シス テムの制御プログラムの制御下で入出力命令のシ エミレーション(仮想入出力機器を実入出力機器 に割りつける処理, チャネルプログラムの割付処 理等)が施された後、実システムから入出力命令 が出され、かつ、その終了通知は、一たん実シス テムの制御プログラムが受け、その後仮想システ ムの制岡プログラムに通知される。従って、オー パーヘッドが大きく、仮想(コンピュータ)シス テムの実行時間は、実システムの実行時間に比し て教倍の処埋時間を要するという欠点がある。

モリアクセス制御回路と、命令を実行する命令実 行回路とを備え、前記データ側御装置は、メモリ アクセス制御回路と、メモリアドレスレジスタと、 データレジスタおよびデータ転送回路とを備えて、 前記中央処理装置の命令実行回路は仮想コンピュ ータシステムの実行中は前配仮想マシン酸別レジ スタに実行中の仮想マシン識別子を設定し入出力 命令を検出したとき上記仮想マシン識別レジスタ の内容と仮想コンピュータ入出力制御プロセス歳 別子と入出力機器番号等を主記憶上の前記中央処 理装置/データ制御装置通信領域に書き込むと共 に前記データ制御装置に入出力命令が発行された ととを適知し、前記データ制御装置は前記通知を 受けると主記憶上の前記通信領域からデータを読 み込むととによって仮想マシン臓別子, 仮想コン ピュータ入出力終了制卸プロセス識別子。入出力 機器番号等を得て入出力動作を実行し、実行終了 後は前配仮想マシン臘別子および仮根コンピュー タ入出力終了制御プロセス職別子によって仮想コ ンピュータシステムの入出力終了制御プロセスへ

本発明の目的は、上述の従来の欠点を解決し、仮想システムから出された入出力動作の終了通知を、直接仮想システムの制御プログラムに通知可能とし、収想システムの実行時間を短縮した仮想コンピュータシステムの入出力制御方式を提供することにある。

本発明の制御方式は、主記憶装置と、中央処理接置と、データ制御装置と、入出力機器とを備えて複数の仮想コンピュータシステムを実行可能なな仮想コンピュータシステムの入出力制御に仮想マシステムの間定領域に仮想マシスト、前記主記憶器があるための仮想マシスタと、前記主記憶とのデータ投受のためのチェリ・アレス・タンスタと、メモリアクセス動作を制御するメモリアクセス動作を制御するメ

直接通知するととを特徴とする。

次に、本発明について、図面を参照して詳細に 説明する。

第1図は、本発明の一実施例における実システムのマシン構成を示すプロック図である。すなわち、主配値装置1は、システム・インタフェース装置2と信号線1001で接続され、中央処理装置8かよびデータ制御装置4は、それぞれ信号線1002,1008でシステム・インタフェース装置2と接続されている。またデータ制御装置4は信号線1004を通して入出力機器5と接続されている。

中央処理装置 8 は、現在実行中の仮想コンピュータシステムの識別子を保持する仮想マシン識別レジスタ 8 0 1 と、主配値アクセス時のアドレスを保持するメモリ・アドレス・レジスタ 8 0 2 と、主配値とのデータを授受するデータレジスタ 8 0 8 と、命令実行回路 8 0 4 と、主配値へのアクセスおよびデータの授受を管理するメモリ・アクセス制御回路 8 0 5 とを備えて、メモリ・アクセス制

御回路 8 0 5 の制御によりメモリ・アドレスレジスタ8 0 2 の出力で主配憶 1 にアクセスし、主配億 1 からデータレジスタ8 0 8 に読み込んだ命令を命令実行回路 8 0 4 によって実行し、処理結果はメモリ・アドレスレジスタ8 0 2 でアドレスレジスタ8 0 2 でアドレスタックスタ 8 0 8 から送出される。中央処理装置 8 の上で仮想マシンVMiが動作しているときには、命令実行回路マンVMiが動作しているときには、命令実行回路マンン職別ナを仮想マシン職別レジスタ8 0 1 に役 定しておく。

データ制御装置 4 は、メモリ・アドレス・レジスタ401の出力で主記憶装置 1 にアクセスし、授受データはデータレジスタ402に格納される。とれらはメモリ・アクセス制御回路 408の制御によって行なわれ、また、データレジスタ402のデータはデータ転送制御回路 404を介して入出力機器 5 へ転送され、または入出力機器 5 からのデータがデータレジスタ402に転送される。一方、主記憶装置 1 上には、第2図に示すよう

仮想システム上の入出力機器と仮想マシン職別子により実システム上の入出力機器番号を対照するための入出力機器変換表(V-BIOT)および仮想コンピュータ入出力終了機御プロセス識別子と仮想マシン識別子によって仮想コンピュータ入出力終了制御プロセスの実アドレスを対照できる終了プロセス識別子変換数等を持っている。

な中央処理装置/データ制御装置通信領域 Α が固 定領域に設けられている。該通信領域Aは、nワ ードから成り、マルチプロセッサシステム時はそ の構成分だけ準備される。該通信領域Aには図示 のように仮根コンピュータシステム識別子(仮想 マシン識別子)、入出力機器番号、仮想コンピュ ータ入出力終了側脚プロセス識別子およびチャネ ルプログラムアドレス情報(CPアドレス)を格 納可能である。なお上配仮想コンピュータ入出力 終了側側プロセス難別子は、第8図に示すような 仮想マシンが動作している実マシン上の記憶空間 800内に各仮観マシンVMIに対応して割当て られた空間810内の仮想コンピュータ入出力義 了制御プロセス820を指移する麓別子であり、 チャネルプログラムプドレス情報とは、第8図に 示した上記空間810内のチャネルブログラム 880が格納されている空間のアドレス情報であ **5**.

また、主記憶装置1は、この他に実システム上の論理アドレス/実アドレス変換表(BMAT)。

が発行されたととを通知する。

データ側御装備4は、上配通知を受けると、主 配憶装置1上の前配通信領域Aの値を、メモリア クセス制御回路408ねよびメモリアドレスレジ スタ401を動かせてデータレジスタ402に得 る。すなわち、上配情報が中央処理装置8とデー タ側御装置 4 間で通信されたことになる。そして、 仮想マシン識別子および入出力機器番号を持って 前記主記憶装置1上の前記入出力機器変換表(V - B I O T) から実マシン上の入出力機器番号に 対応づけを得る。また、仮想マシン臓別子とチャ ネルブログラムアドレスを持って仮想システム上。 のアドレス変換表(VMAT)により一旦仮根シ ステム上の実アドレスを求める。上記仮想システ ム上のアドレス変換表(VMAT)は、仮想シス テム上の論理アドレスを仮想システム上の実アド レスに変換するテーブルであり、前配空間810 内に散けられている。仮想システム上の実アドレ スは、実システム上の論理アドレスに過ぎないか ら、主記憶装置1上の前記論選アドレス/実アド

レス変換数(BMAT)によって、さらに実システム テム上の実アドレスに対応づける。酸実システム 上の実アドレスによってチャネルブログラムをデータレジスタ402に得て、酸チャネルブログラム ムに従ってデータ転送制御回路404を動作させ 入出力動作が実行される。なお、先に得られた通信観域Aの値は、メモリアクセス制御回路408 内に保存しておく。

データ転送の終了を、データ転送制御回路 404 が検出すると、上記保存中の仮想マシン識別子と仮想コンピュータ入出力終了制御プロセス識別子によって、主記憶装置1内の前記終了プロセス識別子変換表から該入出力命令を発行した仮想プロセス 8 2 0 の実 アドレスを知り、該アドレスへ直接入出力動作の終了レスを知り、该アドレスへ直接入出力動作の終了といる。するわち、入出力動作の終了した仮想プロセッサの入出力制御プログラムにデータ制御装置 4 から直接通知される。第 8 図は、仮想マシンが動作している実マシンの記憶空間 8 0 0 上で仮想マンン Miに割当

ュータ入出力終了制御プロセス職別子等を設定する通信領域を設け、中央処理装置が仮想システム 実行中に入出力命令を検出したときは、上記通信 領域を介してデータ制御装置へ仮想マシン識別子 仮想コンピュータ入出力終了制御プロセス識別子 等を通信し、データ制御装置は、入出力動作の終 了を上記両職別子によって仮想マシン上の仮想コンピュータ入出力終了制御プロセスに直接通知で きるように構成したから、入出力動作の終了通知 が迅速に可能となり、仮想システムの実行時間を 短縮し、性能が向上される効果を有する。

4.図面の簡単な説明

第1図は本発明の一実施例を示すプロック図、 第2図は上記実施例において主記憶装置上に設定 された中央処理装置/データ制御装置通信領域を 示す図、第8図は実マシン上の記憶空間の割り当 てを示す図である。

図において、1…主記憶装置、2…システム・インタフェース装置、8…中央処理装置、4…データ制御装置、5…入出力機器、801…仮想マ


てられた空間810かよび鉄空間内の仮想コンピ ュータ入出力終了側脚プロセス820,チャネル プログラム880を示す図であり、上配空間810 は、仮想マシン鹼別子によって特定され、削削ブ ロセス820の空間は仮想コンピュータ入出力終 了側岬プロセス職別子(および仮想マシン識別子) によって特定され、チャネルプログラム880の 格納空間はチャネルプログラムアドレス(および 仮飆マシン釐別子)によって特定される。上配各 種職別子と配憶空間の割り当ては、例えば通常の セクメント法によってなされている。従って、既 **述したよりに、データ制御装置4が保有している** 仮根マシン識別子と仮植コンピュータ入出力終了 制鋼プロセス識別子によって直接仮観プロセッサ の入出力制御者ログラムに入出力動作の終了を通 知することができる。すなわち、入出力動作の終 了通知が迅速になされ、仮想システム上の実行時 心を短縮できる効果を有する。

以上のように、本発明にかいては、主記憶装置 上の固定領域に、仮想マシン識別子、仮想コンピ


シン職別レジスタ、802,401…メモリ・ア ドレスレジスタ、808,402…データ・レジスタ、804…命令実行回路、805,403… メモリ・アクセス制御回路、404…データ転送 制御回路、A…通信領域。

代 埋 人 弁理士 住 田 俊 宗

第1 図



第2図



第3図

